תת-המערכת של Cadence עבור PCIe 6.0 השיגה תאימות PCI Express בניסיון הראשון

תת-המערכת של Cadence עבור PCIe 6.0 השיגה תאימות PCI Express בניסיון הראשון

דה פליי (TheFly)1 בספטמבר 2026

Cadence הודיעה כי ה-IP של ה-PHY והבקר שלה עבור מפרט PCI Express 6.0, שמומש בתהליך TSMC N3, השיג הצלחה בניסיון הראשון בסדנת התאימות האחרונה של PCI-SIG שנערכה בסוף יולי. הסדנה הייתה האירוע הרשמי הראשון בתעשייה לבדיקות תאימות למפרט PCIe 6.0, כאשר פתרון תת-המערכת x8 של Cadence נבדק במהירות המלאה של מפרט PCIe 6.0, ברמה של 64 GT/s. פתרון תת-המערכת המלא של Cadence, הכולל גם PHY וגם בקר, עבר בהצלחה את כל בדיקות התאימות הרשמיות של מפרט PCIe 6.0 ונמצא ברשימת האינטגרטורים של PCI-SIG.